"삼성은 안돼" 대만 콧대 누른 틈새 발표…"3나노 예정대로 간다"

"5나노 공정은 성숙 수율(생산품 중 합격품 비율) 단계에 접어들었다. 4나노는 초기 생산량 확대가 다소 지연됐지만 조기 안정화에 주력해 예상한 수율 향상 곡선으로 진입한 상태다. 3나노 공정도 생산량 확대 기간을 줄이고 수익성을 향상해 공급 안정화를 추진 중이다." (강문수 삼성전자 파운드리사업부 부사장, 28일 실적 설명회)

삼성전자가 올초 불거졌던 반도체 파운드리(위탁생산) 수율 논란에도 불구하고 당초 계획대로 2분기 안에 GAA(게이트 올 어라운드) 방식의 3나노 공정 제품을 세계 최초로 양산할 예정이라고 28일 밝혔다. 이날 발표한 1분기 확정실적 자료와 실적 설명회에서다.

삼성전자 가 반도체 로드맵을 구체적으로 밝히는 경우는 흔치 않다. 다분히 연초 논란을 의식한 '틈새 발표'로 기술력 자신감을 피력했다는 얘기가 나오는 이유다. 삼성전자의 계획대로 진행된다면 전 세계 파운드리 시장에서 점유율 과반을 차지하는 대만 TSMC에 맞설 신무기를 장착하게 될 전망이다. TSMC는 올 하반기부터 3나노 공정을 양산할 계획이다. 공정 방식도 3나노까지는 기존 핀펫 방식을 유지하기로 해 삼성전자보다 다소 늦다.

3나노 신공정은 '게임체인저'

3나노 공정 제품은 5나노 칩보다 면적은 35% 줄면서 성능과 배터리 효율은 각각 15%, 30% 개선되는 것으로 전해진다. 회로선폭이 줄어드는 만큼 성능이 크게 높아지지만 초미세공정에 따른 기술 난도 때문에 삼성전자와 TSMC 모두 수율을 확보하는 데 애를 먹고 있다.

특히 TSMC가 올 하반기 3나노 양산을 앞두고 수율 문제로 인텔, 애플, 엔비디아 등에 5나노 공정 연장 가능성을 전했다는 얘기가 흘러나오면서 3나노 공정에서 핀펫 방식으로는 만족스러운 수율을 달성하기가 어렵다는 분석이 나온다.

삼성전자가 3나노 공정에 시도하는 GAA 방식은 반도체 초미세공정에서 반도체의 전류 조절 스위치 역할을 하는 트랜지스터의 성능과 효율을 높인 차세대 기술이다. 기존 핀펫 방식보다 전류 흐름을 세밀하게 제어할 수 있어 3나노 이하 반도체 초미세공정에서 발생하는 기술적 문제를 극복할 수 있는 방식으로 평가받는다. TSMC도 2025년으로 예정되는 2나노 공정에는 GAA를 적용할 것으로 예상된다.


전문가들은 삼성전자가 TSMC에 한발 앞서 GAA 공정의 3나노 양산에 성공하면 앞으로 초미세공정 경쟁에서 시장 지배력을 획기적으로 끌어올릴 수 있다고 본다. 세계 최초의 3나노 양산을 넘어 세계 최초의 GAA 기술 전환으로 차세대 기술 경쟁에서 우위를 확보할 수 있다는 얘기다. 삼성전자 역시 3나노 양산 로드맵을 두고 애플, 구글, 아마존 등 고객사에 GAA와 핀펫 공정의 기술 차이를 강조하고 있는 것으로 전해진다.

수율이 관건…대만매체 "삼성 10년 안엔 안돼" 견제

관건은 여전히 수율이다. 삼성전자가 GAA 방식의 3나노 공정 개발에서 얼마나 빨리 수율을 안정화하느냐가 향후 시장 판도 변화를 좌우할 것이라는 얘기다.

업계 한 인사는 "현재 TSMC와 삼성전자의 파운드리 시장점유율 격차가 30~40%포인트 나지만 10나노 공정 이하로 한정하면 6대 4 정도로 줄어든 상황"이라며 "다만 삼성전자가 4나노에서도 수율 문제를 겪고 있어 3나노 수율을 얼마나 빨리 안정시킬지가 앞으로의 변수가 될 것"이라고 말했다.

또다른 업계 관계자는 "지난해 대만에서 삼성전자의 3나노 로드맵을 견제하는 목소리가 컸던 것도 이런 점과 무관치 않다"며 "GAA 적용 자체가 반도체 역사에서 처음이기 때문에 삼성전자가 안정적인 수율만 확보하면 파운드리 시장에서 게임 체인저가 될 수 있다"고 말했다.

지난해 8월 대만 디지타임즈리서치의 모회사인 IT 전문매체 디지타임즈는 TSMC와 삼성전자의 초미세공정 경쟁력을 10회에 걸쳐 비교·분석한 기획 시리즈에서 "삼성전자가 2023년까지 3나노 반도체를 대량 생산할 가능성은 낮다"며 "10년 안에 TSMC를 따라잡을 가능성은 없다"고 보도했다. 삼성전자는 올 2분기 GAA 방식의 3나노 양산 이후 내년 3나노 2세대, 2025년 GAA 기반의 2나노 공정 양산 계획을 내놓은 상황이다.

TSMC도 연구인력 8000명 투입 '개발 속도'

삼성전자의 3나노 공정에 대한 우려의 시선도 있다. 유안타증권에 따르면 삼성전자가 3나노 공정을 활용해 확보한 설계자산(새로운 기술을 활용해 개발한 칩 구조 및 설계 방식)이 2020년 기준으로 7000~1만개로 TSMC(3만5000~3만7000개)의 3분의 1 수준에 그치는 것으로 전해진다. 팹리스(생산시설 없이 반도체 설계를 전문으로 하는 업체)는 제품 개발 시간을 줄이기 위해 파운드리가 이미 개발해 놓은 설계자산을 이용하는 경우가 많은데 설계자산이 부족할 경우 칩 개발의 효율성과 신뢰성을 높이는 데 추가적인 시간이 필요하다.

4나노 공정에 대해서도 수율 확보가 지연되면서 미국 퀄컴이 당초 삼성전자에 맡기려고 했던 3나노 공정의 차세대 AP(애플리케이션 프로세서) 위탁생산을 대만 TSMC에 맡겼다는 얘기가 나온다. 강문수 부사장은 이와 관련, 이날 실적 설명회에서 "시장 우려와 달리 현재 주요 고객사의 수요가 삼성전자의 생산능력 이상으로 견조해 공급부족 현상이 지속될 것"이라며 "삼성전자의 향후 5개년 구간 수주 잔액이 전년도 매출의 8배 규모인데 선단 공정을 중심으로 적극적으로 프로모션을 하고 있어 수주 규모는 더 증가할 것"이라고 말했다.

한편 삼성전자는 이날 실적 발표에서 1분기 매출이 77조7815억원, 영업이익이 14조1214억원으로 집계됐다고 밝혔다. 지난해 같은 기간보다 매출과 영업이익이 각각 18.95%, 50.5% 증가했다. 매출은 지난해 4분기보다도 1.59%늘면서 창사 이래 역대 최대 분기 매출을 달성했다. 영업이익은 1분기 기준 반도체 슈퍼호황기였던 2018년 15조6421억원에 이어 역대 두번째다.