/AFPBBNews=뉴스1
7일(현지시간) 트렌드포스 등 외신은 사안에 정통한 소식통을 인용해 TSMC가 고객사에 3나노 및 5나노 반도체 가격을 3~8%가량 올리겠단 계획을 통보했다고 보도했다.
TSMC의 3나노와 5나노 반도체의 경우 생산 용량을 뛰어넘을 정도로 주문이 밀려들고 있다. 3나노와 5나노의 공정 활용률은 100%에 달한다. TSMC의 시장 지배력을 보여준단 평가다.
그 밖에도 TSMC는 '칩 온 웨이퍼 온 서브스트레이트'(CoWos)라는 첨단 패키징 공정을 적용한 제품 가격도 인상하는 안을 검토 중인 것으로 전해졌다.
TMSC가 특허권을 가진 고유 공정인 CoWoS는 기존 방식보다 실장 면적이 줄고, 칩간 연결 속도를 높여 고성능 컴퓨팅(HPC) 업계에서 선호된다. 이 공정은 TSMC가 지난해 4분기 글로벌 파운드리 시장에서 61.2%의 점유율로 1위를 차지하는 데 큰 역할을 했단 평가를 받는다.