"우린 80%" TSMC, 수율 공개 자신감…삼성과 3나노 경쟁 본격화

/사진=블룸버그

TSMC가 3나노 공정 수율이 80%에 달한다고 밝혔다. 오는 9월 TSMC가 3나노 양산에 진입하면서 지난 6월 3나노 양산을 선언한 삼성전자와의 파운드리 경쟁이 본격화될 전망이다.

지난 18일부터 20일 중국 난징에서 개최된 '2022 세계반도체 대회'에서 천팡 TSMC 중국 사업부문 부총감이 TSMC의 3나노(㎚·1㎚는 10억분의 1m) 공정 수율(양품률)이 80%에 안착했다고 공개했다.

천팡 TSMC 중국사업부문 부총감의 PPT 발표자료/사진=위챗

TSMC 관계자가 자사 공정의 수율을 밝히는 일은 극히 드문 경우다. TSMC는 5나노 양산에서도 7나노 공정보다 결함 밀도가 낮아졌으며 4나노 공정도 결함 밀도와 수율 측면에서 5나노 공정을 따라잡을 것이라고 밝히는 등 전반적으로 자신감을 드러냈다.

글로벌 파운드리 시장 1위인 TSMC는 오는 9월 기존 핀펫(finFET) 기반 3나노 공정 양산에 진입할 계획이다. 올해 1분기 글로벌 파운드리 시장에서 TSMC는 점유율 53.6%로 1위를 차지했으며 삼성전자가 16.3%로 2위를 기록했다. 3~5위는 대만 UMC(6.9%), 미국 글로벌 파운드리(5.9%), 중국 SMIC(5.6%) 순이다.

이번 TSMC의 성능 공개에서 특히 눈길을 끄는 건 3나노(N3)공정의 수율이다. 특히 TSMC는 성능·전력 측면에서 향상된(enhanced) 2단계 3나노 공정인 N3E가 계획보다 빠르게 진행 중이며 내년 하반기에 양산을 시작할 것이라고 밝혔다.

특히 TSMC는 N3E공정은 5나노(N5) 공정보다 속도는 15~20% 빠르고 에너지 소모는 30~35% 적으며 칩 밀도는 최대 30% 높다고 강조했다.

얼마 전 대만 디지타임스는 대만 반도체 장비업체 관계자의 말을 빌려 '삼성전자의 3나노 공정 반도체를 탑재한 제품이 출시되지 않았기 때문에 성능을 확인할 길이 없다'며 삼성전자를 깎아내린 바 있다. 삼성전자는 3나노 GAA 1세대 공정이 기존 5나노 핀펫 공정과 비교해 전력을 45% 절감하면서 성능은 23% 높이고 면적은 16% 줄였다고 밝혔다.