-안된다는 생각을 버려라
-큰 목표를 가져라
-일에 착수하면 물고 늘어져라
-지나칠 정도로 정성을 다하라
-이유를 찾기 전에 자신 속의 원인을 찾아라
-겸손하고 친절하게 행동하라
-서적을 읽고 자료를 뒤지고 기록을 남겨라
-무엇이든 숫자로 파악하라
-철저하게 습득하고 지시하고 확인하라
-항상 생각하고 확인해서 신념을 가져라
자기계발서나 성공지침서 등에 나올 법한 이 10가지 문구는 삼성전자 반도체 사업장에 가면 찾아볼 수 있는 이른바 '삼성전자 반도체인의 신조'다.
창시자가 누군지는 알려져 있지 않지만 삼성전자가 반도체 사업을 처음 시작한 1980년대부터 회자돼왔다.
사업 초창기 때처럼 아침마다 이를 복창하는 문화는 현재 남아있지 않지만 지금도 삼성전자 반도체 관계부서 사람들은 회의 때 이를 되새기는 시간을 갖기도 하는 것으로 전해진다.
30여 년 전만 하더라도 미국과 일본 등 당시 반도체 종주국을 쫒아가기 바빴던 삼성전자는 반도체인의 신조를 다지며 이제 글로벌 반도체 선진기업으로 자리매김했다.
D램 메모리반도체 분야에서는 1992년 이후 25년 연속 시장점유율 1위를 기록 중이다. 최근에는 시스템반도체 분야에서도 도약을 준비중이다. 삼성전자는 특히 공장이 없는(팹리스) 업체들로부터 반도체를 주문 제작해주는 파운드리 반도체 사업에 드라이브를 걸고 있다.
시장조사업체 IC인사이츠 등에 따르면 지난해 기준 파운드리 업체 1~3위는 대만의 TSMC, 미국의 글로벌파운드리, 대만의 UMC 등이고 삼성전자는 4위에 그친다.
삼성전자 관계자는 "이는 바꿔 말하면 삼성전자가 파운드리 분야에서 아직 그만큼 할 수 있는 일이 많다는 것"이라고 강조했다.
시장점유율 측면에서는 아직 상위권이라 할 수 없지만 기술력 측면에서는 선두다. 삼성전자는 지난 17일 세계 최초로 시스템반도체 10나노미터(nm) 공정 양산을 시작했다고 밝혀 다시 한 번 초격차 기술력을 과시했다. 1나노미터는 10억분의 1미터다.
지난해 초 14나노 핀펫 공정 양산 이후 1년 여 만에 다시 한번 경쟁사의 추격을 따돌린 것. 파운드리 분야에서 글로벌 1위 업체인 대만의 TSMC는 현재 16나노 공정 양산 중이며 내년 중으로 10나노 공정에 진입할 것으로 보인다.
반도체에서 공정 미세화가 중요한 이유는 회로폭, 즉 전자 이동거리가 짧아질 수록 반도체 성능은 높아지고 소비전력은 줄어들며 집적도는 향상되기 때문이다. 즉, 고객들에게 더 좋은 솔루션의 제품을 내놓을 수 있는 경쟁력이 된다.
이번에 양산에 성공한 10나노 공정도 기존 14나노 공정 대비 반도체 성능은 27% 개선되고 소비전력은 40% 절감됐으며 웨이퍼당 칩 생산량은 30% 향상된 것으로 나타났다.
시스템반도체 10나노 시대가 하루 아침에 열린 것은 아니다. 특히 5~6년 전까지만 하더라도 반도체 회로폭이 20나노대에서 10나노 이하로 진입하는 게 가능하냐는 의구심들이 많았다. 회로폭을 좁힐수록 누설 전류가 많아진다는 단점이 있었기 때문이다.
10나노 시대가 열린 결정적 계기는 핀펫 공정 양산의 성공이었다.
삼성전자는 메모리반도체 분야에서 미세화 공정의 한계를 적층 구조로 셀을 쌓아올리는 방법(V낸드)으로 극복한 것처럼 시스템반도체에도 이를 응용했다.
핀펫이란 3차원(3D) 입체구조를 활용해 시스템반도체를 설계 생산하는 기술이다. 평면 구조 대비 중간에 돌출된 게이트 모양이 상어 지느러미(Fin)와 비슷하다고 해 이같은 명칭을 얻었는데 삼성전자는 이 돌출 구조를 활용해 전자 누설의 문제점을 어느 정도 극복할 수 있게 됐다. 삼성전자는 이번 10나노 공정에서도 핀펫 기술을 활용했다.
반도체 미세화 공정의 선두주자라 할 수 있는 삼성전자의 눈은 이제 한 자리 수 나노대를 향하고 있다.
특히 노광장비 진화가 이같은 전망을 뒷받침한다. 반도체 공정 미세화에 있어 결정적 영향을 끼치는 작업은 노광작업으로 꼽힌다. 노광이란 쉽게 말해 반도체 웨이퍼에 빛을 이용, 전자 회로를 그려넣는 과정인데 이 때 사용되는 광원 파장이 짧을수록 더 정확하고 세밀한 회로를 그릴 수 있다.
현재 업계에서 쓰이는 광원은 파장 길이 193nm의 불화아르곤(ArF) 소스인데 업계에서 최근 거론되는 EUV(극자외선) 노광장비의 파장 길이는 13.5nm에 불과하다.
EUV를 쓰지 않더라도 패터닝(회로를 그리는 작업)을 3번(TPT), 4번(QPT) 반복해 미세화 작업을 할 수 있는 방법들도 있다. 삼성전자는 양산에의 효율성을 고려해 다양한 방안들을 검토중이다.
김기남 삼성전자 반도체총괄 겸 시스템LSI 사업부장(사장)은 "3~5나노대는 양산에 있어 기술적으로 문제가 없다고 본다"며 "이론적으로는 1.5나노대도 가능하다"고 강조했다.
[저작권자 @머니투데이, 무단전재 및 재배포 금지]